pcb布线怎么这么难？

比特率的提高使得在传统数字系统中不曾见过的问题显现了出来。诸如反射和损耗的问题会造成数字信号失真，出现误码。另外由于保证器件正确工作的时间裕量不断减少，信号路径上的时序偏差问题变得非常重要。杂散电容所产生的辐射电磁波和耦合会导致串扰，使器件工作出现错误。随着电路越来越小，越来越紧密，这一问题也就越来越明显。更糟糕的是，电源电压的降低将会导致信噪比降低，使器件的工作更容易受到噪声的影响。今天我们探讨一下PCB布局布线规则以及如何减小串扰从而降低了数字电路设计的难度。

什么是串扰?

串扰是一种失真，主要来自与数据码型无关的幅度干扰。由于耦合效应，一个干净的信号（我们称为“受扰信号”）可能受到“干扰”信号的串扰影响。干扰信号会使得受扰信号发生变形，并让受扰信号的眼图闭合。工程师希望信号是串扰极小或完全没有串扰的干净信号，如此才能获得张开的眼图，并进行准确无误的数据传输。如果受扰信号中存在串扰，那么这种干扰会导致眼图闭合，从而使得设计裕量变得很小甚至测量结果错误（如下图）。串扰还会降低受扰信号的垂直幅度和水平抖动性能，导致通信链路中的互操作性问题愈发严重。

需要更多眼图信息，您可扫描二维码，下载应用指南:

“眼图对抖动进行了最基本、最直观的视图显示。它是把捕获到的波形当中的所有比特周期相互叠加之后，所得到的复合视图。换言之，就是把周期 2 到周期 3 的波形轨迹叠加在周期 1 到周期 2 的轨迹之上；并且以此类推，对所有的比特周期进行叠加。“

串扰是怎么产生的？

随着技术的飞速发展，电子产品的而尺寸越来越小，数据的传输速度却越来越高。普通消费类电子产品的PCB电路板很多至少是四层、六层甚至更多层。当信号沿传输线传播时，信号路径和返回路径之间将产生电力线，围绕在信号路径周围就会产生非常丰富的电磁场。这些延伸出去的场也称为边缘场，边缘场将会通过互容与互感转化为另一条传输线上的能量。而串扰的本质，其实就是传输线之间的互容与互感。

近端串扰和远端串扰

串扰可以分成两部分，一部分与信号传输方向相同，传至接收端方向，我们把它叫做远端串扰或者前向串扰。另一部分与信号传输方向相反，传至发送端方向，我们把它叫做近端串扰或者后向串扰。

近端串扰和远端串扰是由传输线的物理结构而决定的，显然在信号的传递过程中近端会首先受到干扰，并且持续的时间比较长，达到传输线的2倍；远端串扰需要经过一段传输线的延时之后才会受到干扰。下图是我们通过仿真获得的近端串扰和远端串扰的波形图。

近端串扰和远端串扰的波形图

您可扫描二维码，下载应用指南：

数据中心利用发射系统和接收系统之间的通道，可以准确有效地传递有价值的信 息。如果通道性能不佳，就可能会导致信号完整性问题，并且影响所传数据的 正确解读。因此，在开发通道设备和互连产品时，确保高度的信号完整性非常关键。测试、识别和解决导致设备信号完整性问题的根源，就成了工程师面临的巨大挑战。本文介绍了一些仿真和测量建议，旨在帮助您设计出具有优异信号完整 性的设备。中央处理器（CPU）可将信息发送到发光二极管显示器，它是一个典型的数字通信通道示例。该通道 — CPU与显示器之间的所有介质 — 包括互连设备，例如显卡、线缆和板载视频处理器。每台设备以及它们在通道中的连接都会干扰 CPU 的数据传输。信号完整性问题可能包括串扰、时延、振铃和电磁干扰。尽早解决信号完整性问题，可以让您开发出可靠性更高的高性能的产品，也有助于降低成本。

信号完整性和电源完整性有什么不同？

在信号完整性中，重点是确保传输的逻辑1在接收器中看起来就像 1(对0同样如此)。在电源完整性中，重点是确保为驱动器和接收器提供足够的电流以发送和接收1和0。因此，电源完整性可能会被认为是信号完整性的一个组成部分。实际上，它们都是关于数字电路正确模拟操作的分析。

电源完整性分析

分析电源完整性需要进行多项测量，例如配电网络（PDN）阻抗、电源完整性、电源排序、电源抑制比（PSRR）和控制环路响应。 器件设计人员面临着一大挑战――如何通过由无源元器件和互连组件构成的 PDN 为汽车、医疗设备和物联网设备等用电设备提供清洁电力。 良好设计的 PDN 可以在从直流到开关电流带宽的范围内保持稳定的电压。 它有助于降低功耗和开关噪声，减少电源引起的抖动以及 EMI 问题。

设计工程师需要使用实时示波器和电源探头来同时测量多个电源，并详细观察信号的交流偏置。 高灵敏度电流探头可以在高灵敏度和衰减模式之间切换，灵活地进行电池功耗分析，而软件可以分析电源噪声的来源和影响。 在多种温度条件下进行测量，有助于发现在极端温度条件下的性能问题。

解决电源完整性挑战，需要采用本底噪声较低的测量解决方案，帮助您加速完成电子器件的调试和表征。 是德科技电源完整性分析解决方案配备了精密型 Keysight MXR 系列实时示波器（本底噪声较低，适合进行电源分析）、专用是德科技电源探头、高灵敏度电流探头和是德科技电源完整性分析软件。我们的电源完整性分析解决方案可以帮助工程师验证向器件和电路输入的电力是否纯净，确保其产品不会遇到完整性问题。

为什么信号完整性是示波器的关键指标？

串扰与哪些因素有关？

影响串扰的设计因素主要有以下几个方面：

线间距：信号路径之间的距离越近，串扰越明显，随着线间距的增大，无论是近端还是远端串扰都将减小，当线间距大于等于线宽的3倍时串扰已经很小。三倍线宽是工程师们信心的来源，在三倍线宽条件下，串扰基本可以忽略。

信号变化程度：信号瞬间变化会带来明显磁场效应。信号的上升沿/下降沿越陡峭，串扰越明显。

介质层厚度：这里的介质厚度是指信号到参考层距离。介质层厚度的变化会导致串扰的变化。一般情况下，介质层厚度越小，串扰越小。

如何减小串扰？减少串扰的方法

从串扰的概念就可以看出，不管怎么样，串扰是无法消除的。综上所述，我们可以看到串扰不仅会引入噪声，还会影响到信号时序。所以很多工程师在进行高速电路设计时，都会非常重视对串扰问题的处理：

• 加大线间距，在PCB上的布线要遵循3W原则，即两个传输线的线中心之间的距离要大于3倍的传输线线宽；
• 对于关键信号，可以使用差分线传输以减少其它传输线对它串扰的影响；
• 层叠设计时，尽量使用电源平面或地平面来隔离两个信号层，如果两个信号层不得不相邻，可以采用垂直布线。在保证传输线特性阻抗的同时，使布线层与参考平面（电源平面或地平面）间的介质层尽可能的薄，这样就加大了传输线与参考平面间的耦合度，从而减少相邻传输线间的耦合；在保证信号时序的情况下，尽可能选择转换速度低的元器件，上升、下降时间相对较长，这样电场与磁场的变化速度慢一点，从而减少串扰。
• 尽量减短传输线之间的耦合长度，尽量保证在耦合饱和长度之内。
• 尽量增加传输线之间的耦合距离，能保证3H（H表示传输线到参考层的距离）的规则更好。
• 在满足信号完整性的前提下，尽量使信号的边沿时间不要过于陡峭，减缓上升的速度。
• 在PCB设计中，对于耦合长度比较长的高速传输线，尽量布到内层的带状线层，可以大大地减少远端串扰。当耦合距离比较短时，可以布线到微带线层，这样可以减少过孔带来的影响。
• 在满足工艺要求的情况下，信号层尽量靠近参考层。
• 在PCB设计中，当相邻层都是信号层时，布线尽量避免相邻层平行布线。最好做到垂直布线，使串扰最小化。
• 尽量要满足传输链路的阻抗匹配。
• 在空间足够大的情况下，可以考虑给高速信号线加屏蔽地，屏蔽地上要有适当的地孔。
• 高速传输线尽量不要布到PCB板的边缘，最好保证达到信号到参考层的距离的20H以上。

联系是德科技 http://www.keysight.com.cn